(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-235767

(43)公開日 平成5年(1993)9月10日

(51)Int.C1.5

識別配号

庁内整理番号

FΙ

技術表示箇所

H 0 3 M 1/38

9065-5 J

審査請求 未請求 請求項の数4(全 8 頁)

(21)出願番号	特願平4-70293	
(22)出願日	平成 4 年(1992) 2 月20日	

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6番地

(71)出願人 000233169

株式会社日立マイコンシステム

東京都小平市上水本町5丁目22番1号

(72)発明者 戸谷 達郎

東京都小平市上水本町5丁目22番1号 株

式会社日立マイコンシステム内

(72)発明者 松原 清

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(74)代理人 弁理士 徳若 光政


(54) 【発明の名称】 A/D変換器

(57)【要約】

【目的】 チョッパ型コンパレータのプロセス変動等に よるバラツキを補正し、そのオフセット誤差を低減す る。その結果、逐次比較型A/D変換器の変換精度を高 め、マイクロコンピュータを含む自動制御システムの高 性能化を推進する。

【構成】 その一方の電極に入力電圧Van又は参照電 圧Vrfを選択的に受けるキャパシタCOと、その入力 端子がキャパシタCOの他方の電極に結合されるインバ ータN1と、インバータN1の入力端子及び出力端子間 に設けられるスイッチMOSFETM1とを含むチョッ パ型コンパレータCCMPに、その一方の電極がキャパ シタC Oの他方の電極に共通結合されその他方の電極に 対応するノアゲートNO1~NO4の出力信号つまりは 補正制御信号を受ける複数のキャパシタC1~C4を含 むオフセット補正回路OAを設ける。

2 2 CCMP:チョッパ型コンパレータ(本発明)



BEST AVAILABLE COPY

1

【特許請求の範囲】

【請求項1】 そのオフセット誤差に対する補正量を選 択的に切り換えうるオフセット補正回路を備えるチョッ パ型コンパレータを具備することを特徴とするA/D変

【請求項2】 上記チョッパ型コンパレータは、その一 方の電極に入力電圧又は参照電圧を選択的に受ける第1 のキャパシタと、その入力端子が上記第1のキャパシタ の他方の電極に結合されるインバータと、上記インバー タの入力端子及び出力端子間に設けられるスイッチ手段 10 とを含むものであり、上記オフセット補正回路は、その 一方の電極が上記第1のキャパシタの他方の電極に共通 結合されその他方の電極に対応する補正制御信号をそれ ぞれ受ける n個の第2のキャパシタを含むものであるこ とを特徴とする請求項1のA/D変換器。

【請求項3】 上記第2のキャパシタのそれぞれは、所 定の基準静電容量値に対して順次2の0乗ないしn-1 乗倍の静電容量を持つべく設計されるものであることを 特徴とする請求項2のA/D変換器。

と中央処理ユニットにより書き換え可能な補正データレ ジスタとを含む1チップ型のマイクロコンピュータに内 蔵されるものであって、上記補正制御信号のそれぞれ は、上記補正データレジスタにより保持される補正デー 夕に従って選択的に形成されるものであることを特徴と する請求項2又は請求項3のA/D変換器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、A/D(Analo gue/Digital)変換器に関し、例えば、自動 30 制御システムを構成するマイクロコンピュータ等に内蔵 される逐次比較型A/D変換器に利用して特に有効な技 術に関するものである。

[0002]

【従来の技術】図4に例示されるように、その一方の電 極にアナログ入力電圧Van又は参照電圧Vrfを選択 的に受けるキャパシタCOと、その入力端子がキャパシ タC Oの他方の電極に結合されるインバータN 1と、イ ンバータN1の入力端子及び出力端子間にスイッチ手段 として設けられるNチャンネル型のMOSFET (金属 40 酸化物半導体型電界効果トランジスタ。この明細書で は、MOSFETをして絶縁ゲート型電界効果トランジ スタの総称とする) M1とを含むチョッパ型コンパレー 夕CCMPがある。また、このようなチョッパ型コンパ レータを含む逐次比較型A/D変換器があり、逐次比較 型A/D変換器を内蔵する自動制御用の1チップ型マイ クロコンピュータがある。

【0003】一方、上記チョッパ型コンパレータCCM Pでは、例えばMOSFETM1の寄生容量Cp等に起

されるように、そのゲートにタイミング信号øbの実質 的な相補信号φa'を受けるMOSFETM 2を追加 し、その寄生容量Cp[†]によってチョッパ型コンパレー タのオフセット誤差を補正する方法が提案されている。 【0004】チョッパ型コンパレータならびにそのオフ セット誤差の補正方法については、例えば、1984年 5月発行の『電子通信学会論文誌』Vol. J67-C No. 5 第443頁~第450頁に記載されてい る。

[0005]

【発明が解決しようとする課題】上記チョッパ型コンパ レータにおいて、MOSFETM2は、その寄生容量C p'がオフセット誤差の原因となるMOSFETM1の 寄生容量Cpと同一の静電容量値となるべく設計され る。ところが、自動制御システムの高性能化が進みA/ D変換器に要求される変換精度が高まるに従って、上記 のような従来のチョッパ型コンパレータには次の問題点 が生じることが本願発明者等によって明らかとなった。 すなわち、半導体基板上に形成されるMOSFETM1 【請求項4】 上記A/D変換器は、中央処理ユニット 20 及びM2等の寄生容量は、製造プロセスや動作条件等の 変動にともなうバラツキを呈し、これらのMOSFET の静電容量値を完全に一致させることは困難とされる。 この容量差は、結果的にチョッパ型コンパレータのオフ セット誤差を残存させる原因となり、さらには、逐次比 較型A/D変換器の変換精度を制限し、マイクロコンピ ュータを含む自動制御システムの高性能化を制約する一 因となる。

> 【0006】この発明の目的は、チョッパ型コンパレー タのプロセス変動等にともなうバラツキを補正し、その オフセット誤差を低減することにある。この発明の他の 目的は、逐次比較型A/D変換器の変換精度を高め、マ イクロコンピュータを含む自動制御システムの高性能化 を推進することにある。

【0007】この発明の前記ならびにその他の目的と新 規な特徴は、この明細書の記述及び添付図面から明らか になるであろう。

[0008]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、次 の通りである。すなわち、その一方の電極に入力電圧又 は参照電圧を選択的に受ける第1のキャパシタと、その 入力端子が第1のキャパシタの他方の電極に結合される インバータと、インバータの入力端子及び出力端子間に スイッチ手段として設けられるMOSFETとを含むチ ョッパ型コンパレータに、その一方の電極が第1のキャ パシタの他方の電極に共通結合されその他方の電極に対 応する補正制御信号をそれぞれ受けるn個の第2のキャ パシタを含むオフセット補正回路を設け、第2のキャパ シタのそれぞれを、所定の基準静電容量に対して順次2 因するオフセット誤差が発生する。このため、図4に示 50 の0乗ないしn-1乗倍の静電容量値を持つべく設計す

3

るとともに、補正制御信号のそれぞれを、例えば中央処理ユニットから補正データレジスタに所定の補正データを書き込むことによって選択的に形成する。

[0009]

【作用】上記手段によれば、n個の第2のキャバシタを 選択的に使用してオフセット補正回路のオフセット誤差 に対する補正量をプログラマブルに切り換えることがで きるため、チョッパ型コンパレータのプロセス変動等に ともなうバラツキを補正し、そのオフセット誤差を低減 することができる。その結果、逐次比較型A/D変換器 10 の変換精度を高め、マイクロコンピュータを含む自動制 御システムの高性能化を推進することができる。

[0010]

【実施例】図1には、この発明が適用された逐次比較型 A/D変換器の一実施例のブロック図が示されている。 同図をもとに、まずこの実施例の逐次比較型A/D変換器SADの構成と動作の概要ならびにその特徴について説明する。なお、この実施例の逐次比較型A/D変換器SADは、特に制限されないが、中央処理ユニットCP Uを備えかつ自動制御システムの中心的な装置となる1 20 チップ型のマイクロコンピュータに内蔵される。図1の各ブロックを構成する回路素子は、マイクロコンピュータの図示されない他の回路素子とともに、単結晶シリコンのような1個の半導体基板上に形成される。

【0011】図1において、逐次比較型A/D変換器S ADは、チョッパ型コンパレータCCMPとその出力信 号Vcoを受ける変換器制御回路CCTLとを備える。 このうち、チョッパ型コンパレータCCMPの一方の入 力端子には、入力マルチプレサ I MP Xの出力信号すな わち入力電圧Vanが供給され、その他方の入力端子に 30 は、参照電圧発生回路VRFGの出力信号すなわち参照 電圧Vrfが供給される。チョッパ型コンパレータCC MPには、さらに、補正データレジスタAREGからそ の出力信号すなわち補正データAO~A3が供給され る。一方、入力マルチプレサIMPXには、マイクロコ ンピュータの図示されない前段回路からアナログ入力信 号VinO~Vin7が供給され、変換器制御回路CC TLから選択信号SO~S7が供給される。また、参照 電圧発生回路VRFGには、逐次比較レジスタCREG から所定ビットの比較データが供給される。

【0012】入力マルチプレサIMPXは、選択信号S0~S7に従ってアナログ入力信号Vin0~Vin7を択一的に選択し、入力電圧Vanとしてチョッパ型コンパレータCCMPの一方の入力端子に伝達する。また、参照電圧発生回路VRFGは、いわゆる抵抗ラダー回路を中心とするD/A(Digital/Analogue)変換回路であって、逐次比較レジスタCREGから供給される所定ビットの比較データをもとに相当するアナログ電位の参照電圧Vrfを形成し、チョッパ型コンパレータCCMPの他方の入力端子に供給する。

【0013】チョッパ型コンパレータCCMPは、入力マルチプレサIMPXから供給される入力電圧Vanと参照電圧発生回路VRFGから供給される参照電圧Vrfの電位を比較し、入力電圧Vanの電位が参照電圧Vrfより高いことを条件にその出力信号Vcoを選択的にロウレベルとする。この実施例において、チョッパ型コンパレータCCMPはオフセット補正回路OAを含み、そのオフセット誤差に対する補正量を補正データレジスタAREGから供給される補正データAO~A3に従って選択的に切り換える機能を備える。また、補正データレジスタAREGにより保持される補正データAO~A3は、中央処理ユニットCPUからシステムバスBUSを介して任意に書き換えることができる。チョッパ型コンパレータCCMPの具体的な構成等については、後で詳細に説明する。

【0014】変換器制御回路CCTLは、チョッパ型コ ンパレータCCMPの出力信号Vcoをもとに、逐次比 較レジスタCREGの比較データを所定のアルゴリズム に従って選択的に書き換える。そして、出力信号Vco の論理レベルが反転する参照電圧Vrfの最小単位つま りは入力電圧Van及び参照電圧Vrfの実質的な一致 点を検出して、入力電圧Vanのアナログ電位に相当す る所定ビットのディジタル信号を形成する。なお、変換 器制御回路CCTLは、制御レジスタSREG及びシス テムバスBUSを介して中央処理ユニットCPUに結合 され、中央処理ユニットとの間で所定の制御データを授 受する。また、入力電圧Vanのアナログ電位に対応す るディジタル信号は、最終的に逐次比較レジスタCRE G内に残された比較データとして得られ、比較データレ ジスタDREG及びシステムバスBUSを介して中央処 理ユニットCPUに出力される。

【0015】図2には、図1の逐次比較型A/D変換器 SADに含まれるチョッパ型コンパレータCCMPの一 実施例の回路図が示され、図3には、その一実施例のタイミング図が示されている。これらの図をもとに、この 実施例の逐次比較型A/D変換器SADのチョッパ型コンパレータCCMPの具体的な構成及び動作ならびにその特徴について説明する。なお、図2において、そのチャンネル (バックゲート) 部に矢印が付されるMOSF ETはPチャンネル型であって、矢印の付されないNチャンネルMOSFETと区別して示される。

【0016】図2において、チョッパ型コンパレータC CMPは、所定の静電容量を持つキャパシタC0(第1のキャパシタ)を含む。キャパシタC0の一方の電極は、Nチャンネル及びPチャンネルMOSFETからなる相補スイッチG1を介してチョッパ型コンパレータC CMPの一方の入力端子に結合されるとともに、同様な相補スイッチG2を介してチョッパ型コンパレータCC MPの他方の入力端子に結合される。相補スイッチG1を構成するNチャンネル及びPチャンネルMOSFET

(4)

6

のゲートには、タイミング信号
øs及びそのインバータ N2による反転信号がそれぞれ供給され、相補スイッチ G2を構成するNチャンネル及びPチャンネルMOSF ETのゲートには、タイミング信号。c及びそのインバ ータN3による反転信号がそれぞれ供給される。

5

【0017】ここで、タイミング信号 øsは、図3に示 されるように、タイミング信号ocに先立って一時的に 回路の電源電圧のようなハイレベルとされ、タイミング 信号φcは、タイミング信号φsが回路の接地電位のよ うなロウレベルに戻された後所定期間だけハイレベルと 10 される。なお、回路の電源電圧は、特に制限されない が、例えば+5Vのような正の電源電圧とされる。これ により、相補スイッチG1は、タイミング信号øsがハ イレベルとされるとき選択的にオン状態となり、入力マ ルチプレサIMPXから出力される入力電圧Vanをキ ャパシタCOの一方の電極に伝達する。また、相補スイ ッチG2は、タイミング信号 øcがハイレベルとされる とき選択的にオン状態となり、参照電圧発生回路VRF Gから出力される参照電圧VrfをキャパシタCOの一 方の電極に伝達する。

【0018】キャパシタC0の他方の電極は、インバー*

なる電荷QOが蓄積される。つまり、タイミング信号の bがハイレベルとされる期間は、チョッパ型コンパレー タCCMPのいわゆるサンプリング期間とされ、キャバ シタCOには、その静電容量COと入力電圧Vanの電 位Van及びインバータN1の論理スレッシホルドレベ ルVItの差とに応じた所定の電荷Q0が蓄積されるも のとなる。

されタイミング信号ocがハイレベルとされると、チョ ッパ型コンパレータCCMPでは、MOSFETM1が オフ状態となり、キャパシタC0の一方の電極には参照 電圧発生回路VRFGから出力される参照電圧Vrfが 伝達される。このため、キャパシタCOの一方の電極の 電位が入力電圧Van及び参照電圧Vrfの電位差分だ け変化し、これに応じてその他方の電極すなわちインバ ータN1の入力端子の電位が変化する。しかるに、イン バータN1の出力信号すなわちチョッパ型コンパレータ CCMPの出力信号Vcoは、入力電圧Vanの電位が 40 参照電圧Vrfより高いときロウレベルとなり、入力電 圧Vanの電位が参照電圧Vrfより低いときにはハイ※

 $Qp = Cp \times (5-V1t) \cdot \cdot \cdot$

なる電荷Qpが蓄積される。この蓄積電荷Qpは、チョ ッパ型コンパレータCCMPが逐次比較期間とされタイ ミング信号øbが回路の接地電位のようなロウレベルと★

 $\varepsilon_{\rm OFF} = \Delta Q_0 p / C_0 \cdot 2^k / 5$

なるオフセット誤差εοFF を生じさせる原因となる。な お、kは、この逐次比較型A/D変換器SADの変換処 理により得られるディジタル信号のビット数である。一☆50 てチョッパ型コンパレータCCMPのオフセット誤差も

*夕N1の入力端子に結合されるとともに、オフセット補 正回路〇Aを構成する4個(n個)のキャパシタ(第2 のキャパシタ) C1~C4の一方の電極に共通結合され る。インバータN1の入力端子及び出力端子間には、そ のゲートにタイミング信号øbを受けるNチャンネルM OSFETM1 (スイッチ手段) が設けられる。また、 インバータN1の出力信号は、チョッパ型コンパレータ CCMPの出力信号Vcoとして、変換器制御回路CC TLに供給される。なお、タイミング信号øbは、図3 に示されるように、タイミング信号
øsがハイレベルと されるほぼ中間において、言い換えるならばキャパシタ COの一方の電極に入力電圧Vanが伝達される期間の ほぼ中間において一時的にハイレベルとされる。

【0019】タイミング信号もbがハイレベルとされる とき、チョッパ型コンパレータCCMPでは、MOSF ETM1がオン状態とされ、このMOSFETM1を介 してインバータN1の入力端子及び出力端子間が短絡さ れる。したがって、インバータN1の入力端子及び出力 端子の電位は、その論理スレッシホルドレベルV1tを 20 もって同電位とされ、キャパシタC〇には、

 $Q0=C0\times(Van-Vlt)\cdot\cdot\cdot\cdot\cdot\cdot\cdot\cdot\cdot\cdot(1)$

※レベルとなる。つまり、タイミング信号φcがハイレベ ルとされる期間は、チョッパ型コンパレータCCMPの いわゆる逐次比較期間とされ、予めサンプリングされた 入力電圧Vanの電位が参照電圧Vrfより高いことを 条件にチョッパ型コンパレータCCMPの出力信号Vc oが選択的にロウレベルとされる。

【0021】前述のように、チョッパ型コンパレータC 【0020】次に、タイミング信号φbがロウレベルと 30 CMPの出力信号Vcoは変換器制御回路CCTLに供 給され、これをもとに逐次比較レジスタCREGの比較 データが所定のアルゴリズムに従って書き換えられる。 その結果、参照電圧Vrfの電位が段階的に切り換えら れ、上記サンプリング動作及び逐次比較動作が入力電圧 Vanと参照電圧Vrfが同電位になるまで繰り返され

> 【0022】ところで、チョッパ型コンパレータCCM Pを構成するMOSFETM1のゲート・ドレイン間に は、比較的小さな寄生容量Cpが存在する。この寄生容 量Cpには、チョッパ型コンパレータCCMPがサンプ リング期間とされタイミング信号øbが回路の電源電圧 のようなハイレベルとされるとき、

. (2)

★されるとき、キャパシタCOの蓄積電荷量をキャパシタ COとのチャージシェアによって△QOpだけ低下さ せ、チョッパ型コンパレータCCMPに、

 $(LSB) \cdot \cdot \cdot \cdot \cdot \cdot \cdot (3)$

☆方、MOSFETM1の寄生容量Cpは、製造プロセス や動作条件等の変動にともなうバラツキを呈し、相応し 7

変動する。また、このようなオフセット誤差をソフトウ エア的に補正しようとすると、中央処理ユニットCPU に対する処理負担が増大し、その処理能力が低下する。 しかるに、この実施例のチョッパ型コンパレータCCM Pには、キャパシタC1~C4を含む以下のようなオフ セット補正回路OAが設けられ、これによってオフセッ ト誤差の選択的な補正が実現される。

【0023】オフセット補正回路OAは、4個のキャパ シタC1~C4と、その出力端子が対応するキャパシタ C1~C4の他方の電極に結合される4個のノア(NO 10 R) ゲートNO1~NO4とを含む。ノアゲートNO1 ~NO4の一方の入力端子にはタイミング信号 ø a が共 通に供給され、その他方の入力端子には補正データレジ スタAREGから対応する補正データAO~A3がそれ ぞれ供給される。

【0024】ここで、オフセット補正回路OAを構成す るキャパシタC1~C4は、所定の基準静電容量値Cs に対して、それぞれ、

 $C1=20 \times Cs=Cs$

 $C2=2¹ \times Cs=2\times Cs$

 $C3=2² \times Cs=4 \times Cs$

 $C4 = 2^{n-1} \times Cs = 2^3 \times Cs = 8 \times Cs$

 $Q1 = C1 \times (0 - V1t) = Cs \times (0 - V1t)$

*

なる電荷Q1~Q4がそれぞれ蓄積される。これらの蓄 積電荷は、チョッパ型コンパレータCCMPが逐次比較 期間とされるとき、対応するノアゲートNO1~NO4 の出力信号すなわち対応する補正制御信号が回路の電源 30 値Csは、 電圧のようなハイレベルとされることを条件に、言い換 えるならば対応する補正データA0~A3がロウレベル とされることを条件に、選択的にキャパシタCOの他方 の電極つまりはインバータN1の入力端子の電位を押し 上げ、上記MOSFETM1の寄生容量Cpによるオフ セット誤差を相殺すべく作用する。

【0026】前述のように、オフセット補正回路OAを 構成するキャパシタC1~C4は、所定の基準静電容量 値Csに対して順次2の0乗ないし2の3乗倍の静電容 ッパ型コンパレータCCMPでは、キャパシタC1~C 4の他方の電極に供給される補正制御信号つまりは補正 データA0~A3を選択的にロウレベルとすることで、 言い換えるならば中央処理ユニットCPUから補正デー タレジスタAREGに所定の補正データ q(ただし、q は16進数)を書き込むことでキャパシタC1~C4を 選択的に有効とし、これらのキャパシタによる電荷変動 量∆Qaを、

 $\Delta Qa = q \times Cs \times (0-5)$

*なる

都電容量C1~C4を持つべく設計される。また、 タイミング信号 φ a は、図3に示されるように、タイミ ング信号φcがハイレベルとされる期間すなわちチョッ パ型コンパレータCCMPの逐次比較期間を包含する形 で選択的にロウレベルとされ、補正データA0~A3 は、それが有効とされるとき選択的にロウレベルとされ る。したがって、ノアゲートNO1~NO4の出力信号 すなわちキャパシタC1~C4の他方の電極に供給され る補正制御信号は、タイミング信号するがロウレベルと され対応する補正データA0~A3がロウレベルとされ ることを条件に選択的にハイレベルとされる。言うまで もなく、チョッパ型コンパレータCCMPがサンプリン グ期間とされタイミング信号φαがハイレベルとされる とき、ノアゲートNO1~NO4の出力信号は、補正デ ータAO~A3の論理レベルに関係なくすべてロウレベ ルとされる。

R

【0025】チョッパ型コンパレータCCMPがサンプ リング期間とされ、キャパシタCOに上記(1)式のよ うな電荷QOがまたMOSFETM1の寄生容量Cpに 20 上記(2)式のような電荷Qpが蓄積されるとき、キャ パシタC1~C4には、その他方の電極が回路の接地電 位のようなロウレベルとされることから、

※する補正量を2の4乗すなわち16段階に区切って切り 換えうるものとなる。このとき、例えば補正量の最小単 位を0.1 [LSB] に設定したい場合、基準静電容量

 $Cs=0.1\times 2^k\times C0$ とすればよいことになる。

【0027】以上のことから、この実施例の逐次比較型 A/D変換器SADでは、マイクロコンピュータの起動 時、補正データレジスタAREGに所定の補正データを 書き込むだけで、チョッパ型コンパレータCCMPのオ フセット誤差ならびにそのプロセス変動等にともなうバ ラツキを効果的に補正でき、以後のソフトウエア処理は 不要となる。その結果、中央処理ユニットCPUの処理 量を持つべく設計される。しかるに、この実施例のチョ 40 負担を増大させることなく、逐次比較型A/D変換器S ADの変換精度を高め、逐次比較型A/D変換器SAD を含むマイクロコンピュータひいてはマイクロコンピュ ータを含む自動制御システムの高性能化を推進できるも のとなる。

> 【0028】以上の本実施例に示されるように、この発 明を自動制御システムを構成するマイクロコンピュータ 等に内蔵される逐次比較型A/D変換器に適用すること で、次のような作用効果が得られる。すなわち、

(1) その一方の電極に入力電圧又は参照電圧を選択的 として、オフセット補正回路OAのオフセット誤差に対※50 に受ける第1のキャパシタと、その入力端子が上記第1

のキャパシタの他方の電極に結合されるインバータと、このインバータの入力端子及び出力端子間にスイッチ手段として設けられるMOSFETとを含むチョッパ型コンパレータに、その一方の電極が第1のキャパシタの他方の電極に共通結合されその他方の電極に対応する補正制御信号をそれぞれ受けるn個の第2のキャパシタを含むオフセット補正回路を設け、第2のキャパシタのそれぞれを、所定の基準静電容量に対して順次2の0乗ないしn-1乗倍の静電容量を持つべく設計するとともに、補正制御信号のそれぞれを、例えば中央処理ユニットかりら補正データレジスタに所定の補正データを書き込むことによって選択的に形成することで、n個の第2のキャパシタを選択的に使用してオフセット補正回路のオフセット誤差に対する補正量をプログラマブルに切り換えることができるという効果が得られる。

(2)上記(1)項により、チョッパ型コンパレータを 構成する回路素子のプロセス変動等にともなう特性バラ ツキを補正し、そのオフセット誤差を低減することがで きるという効果が得られる。

(3)上記(1)項及び(2)項により、逐次比較型A 20 / D変換器の変換精度を高め、マイクロコンピュータを 含む自動制御システムの高性能化を推進することができるという効果が得られる。

【0029】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。例え ば、図1において、入力マルチプレサIMPXつまりは 逐次比較型A/D変換器SADに入力されるアナログ入 力信号の数は任意に設定できる。また、逐次比較型A/30 D変換器SADは、中央処理ユニットCPUとの間のデ ータ授受速度に応じて、任意数の比較データレジスタD REGを備えることができる。チョッパ型コンパレータ CCMPに補正データA0~A3を与える補正データレ ジスタAREGは、例えば書き換え可能なROM(読み 出し専用メモリ)に置き換えることができるし、特性試 験後選択的に切断される複数のヒューズ手段に置き換え ることもできる。図2において、オフセット補正回路〇 Aには、3個以下又は5個以上のキャパシタを設けるこ とができるし、その具体的な回路構成やタイミング信号 の組み合わせは、論理条件が同一であることを条件に種 々の実施形態を採りうる。

【0030】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である自動 タレジスタ、AREG・・・補正デー制御システムを構成するマイクロコンピュータに内蔵される逐次比較型A/D変換器に適用した場合について説明したが、それに限定されるものではなく、例えば、逐次比較型A/D変換器として単体で形成されるものや逐次比較型A/D変換器を内蔵する各種の半導体装置なら ア、G1〜G2・・・相補スイッチ、インバータ、OA・・・オフセット有びにこのような逐次比較型A/D変換器又は半導体装置 50 NO4・・・ノア (NOR) ゲート。

を含む計測システム等にも適用できる。この発明は、少なくともチョッパ型コンパレータを含むA/D変換器ならびにこのようなA/D変換器を含む装置又はシステムに広く適用できる。

10

[0031]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、その一方の電極に入力電圧 又は参照電圧を選択的に受ける第1のキャパシタと、そ の入力端子が第1のキャパシタの他方の電極に結合され るインバータと、インバータの入力端子及び出力端子間 に設けられるスイッチMOSFETとを含むチョッパ型 コンパレータに、その一方の電極が第1のキャパシタの 他方の電極に共通結合されその他方の電極に対応する補 正制御信号を受ける n個の第2のキャパシタを含むオフ セット補正回路を設け、第2のキャパシタのそれぞれ を、所定の基準静電容量値に対して順次2の0乗ないし n-1乗倍の静電容量を持つべく設計するとともに、補 正制御信号のそれぞれを、例えば中央処理ユニットから 補正データレジスタに所定の補正データを書き込むこと により選択的に形成することで、n個の第2のキャパシ 夕を選択的に使用してオフセット補正回路のオフセット 誤差に対する補正量をプログラマブルに切り換えること ができるため、チョッパ型コンパレータのプロセス変動 等にともなうバラツキを補正し、そのオフセット誤差を 低減することができる。その結果、逐次比較型A/D変 換器の変換精度を高め、マイクロコンピュータを含む自 動制御システムの高性能化を推進することができる。

【図面の簡単な説明】

すタイミング図である。

) 【図1】この発明が適用された逐次比較型A/D変換器 の一実施例を示すブロック図である。

【図2】図1の逐次比較型A/D変換器に含まれるチョッパ型コンパレータの一実施例を示す回路図である。 【図3】図2のチョッパ型コンパレータの一実施例を示

【図4】従来の逐次比較型A/D変換器に含まれるチョッパ型コンパレータの一例を示す回路図である。


【符号の説明】

SAD・・逐次比較型A/D変換器、CCMP・・・ チョッパ型コンパレータ、IMPX・・・入力マルチプレサ、VRFG・・・参照電圧発生回路、CCTL・・・ ・変換器制御回路、SREG・・・制御レジスタ、CR EG・・・逐次比較レジスタ、DREG・・・比較データレジスタ、AREG・・・補正データレジスタ、BU S・・・システムバス、CPU・・・中央処理ユニット。CO〜C4・・・キャパシタ、Cp, Cp'・・・ 寄生容量、M1〜M2・・・NチャンネルMOSFE T、G1〜G2・・・相補スイッチ、N1〜N3・・・ インバータ、OA・・・オフセット補正回路、NO1〜 NO4・・・ノア(NOR)ゲート。

【図1】 【図3】 図1 SAD:逐次比較型A/D変換器 CCMPタイミング図 强次比较期限 F S0~S7 SAD VinO⊳ : : Vin7⊳ IMPX CCMP Vco VRFG Vrf S0~57 企 CCTL CREG 【図4】 図4 CCMP:チョッパ型コンパレータ(従来例) DREG AREG SREG BUS Gl CPU CO H **→** Vco Van ⊳ N1 **Vrf** ▷ CCMP

【図2】

図2 CCMP:チョッパ型コンパレータ (本発明)



CLIPPEDIMAGE= JP405235767A

PAT-NO: JP405235767A

DOCUMENT-IDENTIFIER: JP 05235767 A

TITLE: A/D CONVERTER

PUBN-DATE: September 10, 1993

INVENTOR-INFORMATION:

NAME

, ...

TOTANI, TATSURO MATSUBARA, KIYOSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY
HITACHI LTD N/A
KK HITACHI MICOM SYST N/A

APPL-NO: JP04070293

APPL-DATE: February 20, 1992

INT-CL (IPC): H03M001/38

US-CL-CURRENT: 341/155

ABSTRACT:

PURPOSE: To proceed high performance automatic control system including a microcomputer by correcting dispersion due to process fluctuation or the like of a chopper type comparator, reducing an offset error and improving the conversion accuracy of a successive approximation A/D converter.

CONSTITUTION: A chopper type comparator CCMP including a capacitor CO whose one electrode receives an input voltage Van or a reference voltage Vrf selectively, an inverter N1 whose input terminal connects to the other electrode of the

capacitor CO, and a switch MOSFETM1 provided between the input terminal and the output terminal of the inverter N1 is provided with an offset correction circuit OA including plural capacitors C1-C4 whose one-side electrodes are connected in common to the other electrode of the capacitor CO and whose other-side electrodes receive output signals of NOR gates NO1-NO4, that is, correction control signals.

COPYRIGHT: (C) 1993, JPO&Japio

. . . .

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☑ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☑ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
□ other:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.